국방반도체 IP

완제품을 조립해 파는 회사와 완제품 안의 반도체를 설계하는 회사는 다릅니다. 팍스디스크는 컨트롤러·인터페이스·오류정정에서 시작해 보안·프로세서·DSP까지 반도체 IP를 직접 설계해 보유하고, 그 위에 방산 제품을 올립니다.

Localization timeline

컨트롤러 → 인터페이스 → 오류정정

저장장치 반도체를 국산화하는 순서는 정해져 있습니다. 팍스디스크는 세 단계를 모두 통과했습니다.

  1. 2012

    세계 최초 2TB SSD — 자체 SSD 컨트롤러

    팍스디스크가 개발한 SSD 컨트롤러로 세계 최초의 2TB SSD를 발표했습니다. 같은 해 SK하이닉스와 SSD 특허 계약을 체결했습니다.

  2. 2013

    국산 SATA 6Gbps Link / Transport IP

    국산 SATA 6Gbps Link/Transport 반도체 IP를 개발했습니다. 저장장치의 물리 인터페이스 계층을 국내 기술로 확보한 시점입니다.

  3. 2026

    156-bit BCH ECC (t=156)

    2nm 최신 공정에 사용 가능한 세계 최고수준의 BCH ECC 엔진 개발에 성공했습니다. 컨트롤러·인터페이스에 이어 오류정정까지 국산 IP로 채웠습니다.

IP catalogue

보유 IP

컨트롤러·인터페이스·오류정정·보안·프로세서·DSP 전 갈래를 직접 보유합니다. 아래는 헤드라인 사양이며, 전체 데이터시트·매뉴얼·통합 가이드는 문의 바랍니다.

11종 · 6개 계열

Controller

SSD 컨트롤러

단일 컨트롤러로 1.44MB ~ 16TB

2012년 세계 최초 2TB SSD를 구동한 컨트롤러 계보. 인터페이스 계층부터 직접 손댈 수 있기 때문에 단종 대응과 요구도 맞춤 설계가 가능합니다.

헤드라인 사양 · 구조 다이어그램 · 상세 설명 →

Interface IP

SATA 6Gbps Link / Transport

SATA Gen3 국산 인터페이스 IP

2013년 국산화한 SATA Gen3 Link/Transport 핵심 IP. 완제품 SSD의 성능과 호환성을 자체 기술로 보증하는 근거입니다.

헤드라인 사양 · 구조 다이어그램 · 상세 설명 →

Interface IP

UFS 호스트 컨트롤러 (AXI4)

JEDEC UFSHCI 3.0 호스트 컨트롤러 — 순수 RTL

SATA에 이어 최신 저장 인터페이스까지 자체 IP로 확보했습니다. SoC 버스와 UFS 저장장치 사이에서 드라이버가 작성한 디스크립터를 링크 트랜잭션으로 바꿔 주는 호스트 컨트롤러로, 전송·UniPro·데이터링크 계층 전체를 순수 RTL로 구현했습니다.

헤드라인 사양 · 구조 다이어그램 · 상세 설명 →

ECC

156-bit BCH ECC

t = 8 … 156 파라메트릭 BCH 코덱

NAND 플래시의 오류를 정정하는 ECC는 SSD 신뢰성의 마지막 방어선입니다. 정정강도와 섹터 크기를 파라미터로 조정할 수 있는 인코더/디코더를 drop-in RTL로 제공합니다.

헤드라인 사양 · 구조 다이어그램 · 상세 설명 →

ECC

QC-LDPC 오류정정

3D NAND TLC / QLC용 연판정 오류정정

셀당 비트 수가 늘어난 고밀도 NAND에는 연판정(soft-decision) 오류정정이 필요합니다. inner QC-LDPC에 outer BCH와 CRC32를 결합해 정정 실패율을 낮추는 구조입니다.

헤드라인 사양 · 구조 다이어그램 · 상세 설명 →

Security IP

PBKDF2-HMAC 키 유도

비밀번호 → 암호 키, RFC 8018 하드웨어 엔진

보안 저장장치(SED)의 첫 단추는 비밀번호에서 암호 키를 안전하게 만들어내는 것입니다. HMAC 반복 연산으로 무차별 대입 공격 비용을 키우는 키 스트레칭을 소프트웨어 개입 없이 하드웨어에서 수행합니다.

헤드라인 사양 · 구조 다이어그램 · 상세 설명 →

Security IP

AES-128/256 암호화

암·복호화 겸용 엔진 — DMA 스트리밍 지원

키 유도(PBKDF2) 후단에서 데이터를 암호화하는 AES 엔진입니다. 단일 코어가 키 확장부터 암호화·복호화까지 수행하며, 레지스터 제어 단일 블록 처리와 DMA 스트리밍 연속 처리를 모두 지원합니다. SSD 컨트롤러 데이터패스에 통합되는 것을 전제로 설계했습니다.

헤드라인 사양 · 구조 다이어그램 · 상세 설명 →

Processor IP

RV32IMAC RISC-V 코어

국산 32-bit RISC-V 소프트 프로세서

컨트롤러 안에서 펌웨어를 실행하는 프로세서까지 자체 IP로 확보했습니다. 개방형 RISC-V 명령어 집합(RV32IMAC)을 구현한 소프트 프로세서로, 128 KB 내장 메모리에서 명령어와 데이터를 각각 1사이클에 공급합니다.

헤드라인 사양 · 구조 다이어그램 · 상세 설명 →

DSP IP

ADSP-2181 호환 DSP 코어

단종된 DSP를 원본 바이너리 그대로 대체

체계는 20년을 쓰는데 그 안의 DSP는 훨씬 먼저 단종됩니다. 이 코어는 정식 24-bit ADSP-21xx 명령어 인코딩을 구현해 원본 툴체인이 만든 바이너리를 수정 없이 실행합니다. 소스 포팅도, 알고리즘 재검증도 필요 없습니다.

헤드라인 사양 · 구조 다이어그램 · 상세 설명 →

DSP IP

DSP56001 호환 DSP 코어

24-bit 고정소수점 DSP — 개발 진행 중

모토로라 DSP56001 호환을 겨냥한 24-bit 고정소수점 코어입니다. 완성을 주장하기보다 현재 검증 수준을 그대로 공개합니다 — 명령어 인코딩은 공식 어셈블러 리스팅과 대조 검증했고, 코어 데이터패스는 실제 DSP 커널을 실행합니다.

헤드라인 사양 · 구조 다이어그램 · 상세 설명 →

DSP IP

TMS320C54x 호환 DSP 코어

16-bit 고정소수점 DSP — 단일 사이클 MAC · Viterbi 가속

TI TMS320C54x와 명령어 수준에서 호환되는 16-bit 고정소수점 DSP 코어입니다. 프로그램 버스 1개와 데이터 버스 3개를 분리한 구조 위에서 17x17 곱셈기와 전용 40-bit 가산기가 단일 사이클 MAC을 수행하며, Viterbi 연산용 CSSU를 내장했습니다.

헤드라인 사양 · 구조 다이어그램 · 상세 설명 →

Engagement model

라이선스부터 공동개발까지

검증된 IP를 그대로 라이선스하는 경우부터 체계 요구도에 맞춘 공동 개발까지, 필요한 지점에서 시작하실 수 있습니다. 범위와 조건은 협의를 거쳐 확정합니다.

팍스디스크 반도체 IP 협업 모델 보유 IP 자산(SSD 컨트롤러, SATA 6Gbps, BCH ECC, LDPC)에서 세 가지 협업 경로가 이어집니다: IP 라이선스, 커스텀 개발, 공동개발 및 국책과제. IP ASSETS 보유 설계 자산 · SSD 컨트롤러· SATA 6Gbps Link/Transport· 156-bit BCH ECC· LDPC 계열 오류정정 01 IP 라이선스 검증된 IP를 그대로 — 합성 가능 RTL · 검증 환경 · 통합 가이드 02 커스텀 개발 요구도에 맞춰 IP를 수정·확장 03 공동개발 · 국책과제 체계 요구도에 맞춘 반도체·펌웨어 공동 개발
  1. 01 IP 라이선스 — 검증된 IP를 그대로 라이선스합니다. 합성 가능 RTL과 검증 환경, 통합 가이드를 함께 제공합니다.
  2. 02 커스텀 개발 — 요구도에 맞춰 IP를 수정·확장합니다. 인터페이스 계층부터 직접 설계하므로 특수 요구도 수용이 가능합니다.
  3. 03 공동개발 · 국책과제 — 체계 요구도에 맞춘 반도체·펌웨어 공동 개발과 국책과제 참여를 수행합니다. 범위와 조건은 협의 후 결정합니다.

01

IP 라이선스

검증된 IP를 그대로 라이선스합니다. 합성 가능 RTL과 검증 환경, 통합 가이드를 함께 제공합니다.

02

커스텀 개발

요구도에 맞춰 IP를 수정·확장합니다. 인터페이스 계층부터 직접 설계하므로 특수 요구도 수용이 가능합니다.

03

공동개발 · 국책과제

체계 요구도에 맞춘 반도체·펌웨어 공동 개발과 국책과제 참여를 수행합니다. 범위와 조건은 협의 후 결정합니다.

제공 산출물

  • 합성 가능한 Verilog RTL 및 통합 래퍼
  • cycle-accurate 레퍼런스 모델 및 등가성 검증기
  • 풀체인 테스트벤치 (clean / correct / UE / pad 벡터)
  • 데이터시트 · 매뉴얼 · 통합 가이드 (요청 시 제공)

검증 툴체인

Intel/Altera (Quartus)AMD/Xilinx (Vivado)ASIC — 공정 이식 가능 RTL

공정에 이식 가능한 RTL로 제공하므로, FPGA 시제부터 ASIC 양산까지 같은 소스를 사용합니다.

Why a defense programme picks us

국산 IP가 방산에서 갖는 의미

국산 IP — 수출통제에서 자유롭다

컨트롤러·인터페이스·오류정정부터 보안·프로세서·DSP까지 국내에서 설계·보유합니다. 해외 벤더의 라이선스 정책이나 수출통제에 사업 일정이 묶이지 않습니다.

장기 기술지원

체계의 수명주기는 10년 단위입니다. 2005년 PATA SSD부터 단종된 인터페이스를 지금까지 공급해 온 회사가 IP 지원도 같은 기준으로 이어갑니다.

20년 방산 납품 이력

IP만 파는 설계 회사가 아니라, 그 IP로 만든 제품을 K2·천궁-II·수리온·K-21에 납품해 온 회사입니다. 검증 경로가 이미 존재합니다.

IP Licensing

IP 라이선스 · 공동개발 문의

대상 공정, 목표 정정강도, 인터페이스 요구도, 일정 개요를 알려주시면 담당 엔지니어가 직접 회신합니다. 상세 사양과 데이터시트는 문의 바랍니다.

이 설계 자산은 곧바로 제품이 됩니다 — 방산 SSD 라인업 보기 →  ·  탑재 실적 보기 →